// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  cnb_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2013/3/10
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/10/23 11:25:21 Create file
// ******************************************************************************

#ifndef CNB_REG_OFFSET_H
#define CNB_REG_OFFSET_H

/* CNB_CSR Base address of Module's Register */
#define CSR_CNB_CSR_BASE (0x0)

/* **************************************************************************** */
/*                      CNB_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CNB_CSR_CNB_VERSION_REG (CSR_CNB_CSR_BASE + 0x0)               /* 版本寄存器和EC寄存器。 */
#define CSR_CNB_CSR_CNB_TMOUT_CNT_THD_REG (CSR_CNB_CSR_BASE + 0x4)         /* CNB超时配置寄存器。 */
#define CSR_CNB_CSR_CNB_EMPTY_ADDR_REG (CSR_CNB_CSR_BASE + 0x8)            /* 错误地址记录。 */
#define CSR_CNB_CSR_CNB_API_ERR_FLIT_CNT_REG (CSR_CNB_CSR_BASE + 0xC)      /* Flit错误统计。 */
#define CSR_CNB_CSR_CNB_API_CRT_MSGE_CNT_REG (CSR_CNB_CSR_BASE + 0x10)     /* 接收API统计。 */
#define CSR_CNB_CSR_CNB_API_TX_MSGE_CNT_REG (CSR_CNB_CSR_BASE + 0x14)      /* 发送API统计。 */
#define CSR_CNB_CSR_CNB_INT_VECTOR_REG (CSR_CNB_CSR_BASE + 0x18)           /* 中断向量 */
#define CSR_CNB_CSR_CNB_INT_REG (CSR_CNB_CSR_BASE + 0x1C)                  /* 中断状态。 */
#define CSR_CNB_CSR_CNB_INT_EN_REG (CSR_CNB_CSR_BASE + 0x20)               /* 中断使能。 */
#define CSR_CNB_CSR_CNB_API_OP_CODE_ERR_REG (CSR_CNB_CSR_BASE + 0x24)      /* 非法OPCODE错误。 */
#define CSR_CNB_CSR_CNB_CSR_CMD_PARITY_ERR_REG (CSR_CNB_CSR_BASE + 0x28)   /* 奇偶校验错误。 */
#define CSR_CNB_CSR_CNB_CSR_WR_ERR_REG (CSR_CNB_CSR_BASE + 0x2C)           /* 写操作错误。 */
#define CSR_CNB_CSR_CNB_CSR_RDDAT_PARITY_ERR_REG (CSR_CNB_CSR_BASE + 0x30) /* 读数据奇偶错误。 */
#define CSR_CNB_CSR_CNB_CSR_RD_ERR_REG (CSR_CNB_CSR_BASE + 0x34)           /* 读操作错误。 */
#define CSR_CNB_CSR_CNB_MERR_REG (CSR_CNB_CSR_BASE + 0x38)                 /* CNB异常状态。 */
#define CSR_CNB_CSR_CNB_MERR_EN_REG (CSR_CNB_CSR_BASE + 0x3C)              /* CNB异常中断使能寄存器。 */
#define CSR_CNB_CSR_RS_ND_PE_CRDT_REG (CSR_CNB_CSR_BASE + 0x40)            /* 信用统计。 */

#endif // CNB_REG_OFFSET_H
